jfet當恆流源時要加Rg嗎?

[菜虫]

　老實說這個問題我自己想很久了，老猜不出個所以然( 這種有關雜訊的電路模擬我也不會 )，因為每個低雜音fet的datasheet裡面都有畫出閘極電阻Rg對noise有影響，那在做恆流源應用時有必要在G串一根電阻之後再接到S嗎?

　我試過可以動作，Id也沒跑掉

[skyboat]

　老實說這個問題我自己想很久了，老猜不出個所以然( 這種有關雜訊的電路模擬我也不會 )，因為每個低雜音fet的datasheet裡面都有畫出閘極電阻Rg對noise有影響，那在做恆流源應用時有必要在G串一根電阻之後再接到S嗎?

　我試過可以動作，Id也沒跑掉

　　Vishay 有文章可參考，當您想設定小於 Idss 的電流時，這個 Rg(Rs) 偏壓電阻就派得上用場，文中有計算公式可用來估算(看得很吃力，實在對不起已退休的眾恩師 ！)，不容易精準計算是真的，溫度穩定性也不甚理想，一旦您 Rs 採用可變電阻，則又多了一項變動因素。

■The FET Constant-Current Source/Limiter
http://www.vishay.com/document/70596/70596.pdf

[菜虫]

　抱歉，我的話說不清楚害老師誤會 ，其實是像下圖R3的接法啦



　恆流源應用在電源上當然希望 NOISE 越小越好，而參考電壓源的內阻往往很低，個人推測以往 G,S 短路的等效Rg (從G看出去) 會很低，對照datasheet的結果就是noise暴增啦

　由於沒有儀器測量，以上純屬推論

[skyboat]

　抱歉，我的話說不清楚害老師誤會 ，其實是像下圖R3的接法啦



　恆流源應用在電源上當然希望 NOISE 越小越好，而參考電壓源的內阻往往很低，個人推測以往 G,S 短路的等效Rg (從G看出去) 會很低，對照datasheet的結果就是noise暴增啦

　由於沒有儀器測量，以上純屬推論

哦！接成這樣子，D-S 通道全開，成了二端元件，閘極好像被遺棄了一般，或成了 S 極的延伸 ！且此時的 S 極應該不能視為輸入端吧？對 FET 認識不足，再請行家指點 (歹勢！)。

[chienjr]

JFET可以視為一種空乏型的FET啊∼:)
Vth<0
因此當Vgs=0時
Veff=Vgs-Vth仍>0
其中Id=K(Veff)^2
（0階極簡化手算不準確近似模型）
JFET仍在Saturation Region內
規格書的Idss就是在Vgs=0時的Id呀...

這個問題我也想過....不過我不懂Noise Figure, 為什麼Rg升高Noise Figure會下降也不清楚，只能傻傻的接上那個電阻...

[skychu]

Rg 在低頻或AF線路一般是不加, 因會加大熱燥音(尤其當G極有漏電流時).

加Rg, 我所知:
1. 保護G極, 當Vgd較高時.
2. 提高高頻內阻.(如Rg=0, 則Cgs如同併聯D & S 兩端)

[菜虫]

Rg 在低頻或AF線路一般是不加, 因會加大熱燥音(尤其當G極有漏電流時).

加Rg, 我所知:
1. 保護G極, 當Vgd較高時.
2. 提高高頻內阻.(如Rg=0, 則Cgs如同併聯D & S 兩端)

　您說的是不是電阻Rg上的雜訊變成 閘極 的input (外加JFET 閘級的漏電流*Rg) ?

　老實講我完全忘了雜訊的問題

[skychu]

　您說的是不是電阻Rg上的雜訊變成 閘極 的input (外加JFET 閘級的漏電流*Rg) ?

Yes !

[chienjr]

Rg 在低頻或AF線路一般是不加, 因會加大熱燥音(尤其當G極有漏電流時).

加Rg, 我所知:
1. 保護G極, 當Vgd較高時.
2. 提高高頻內阻.(如Rg=0, 則Cgs如同併聯D & S 兩端)

最近在看noise的東西
可能
流過電阻電流與thermal noise沒相關性，thermal noise大致上與電阻阻值相關。除非電流作功加熱電阻，不過JFET gate端漏電流應該不至於明顯大到有足夠的加熱能力。
與電阻流過的電流有關的應該是Shot noise，與Filcker Noise（僅碳精電阻）

以上我是參考下列連結的文件
http://focus.ti.com/docs/apps/catalog/r ... e=slva043a

[skychu]

與電阻流過的電流有關的應該是Shot noise，與Filcker Noise（僅碳精電阻）

謝謝指正

[chienjr]

再來跟各位報告最近的心得。
先提這個討論串，個人武斷的答案
『不要裝』

NF在1940年原始的定義，是輸出對輸入的SNR劣化程度，比如說過了該晶體後SNR由80掉到77，那麼該晶體的NF就是3
NF與晶體操作的環境息息相關，Datasheet所列的只是一個例子，條件嚴格限制，Rg、Id、Vds等都要定義清楚，但不見得它所列的情況就是晶體產生Noise最小的情況，只可能是過了晶體，SNR劣化最小的情況。

裝上Rg、設定Id後，單看晶體，NF是小了，不過Rg+晶體一起看，兩者貢獻出來的Noise反而比只有晶體多，得不償失。

我想若是上一級的輸出阻抗剛好與Rg同，這時候就賺得到NF了。