SteppedFlower 寫:DAC依舊需要鎖相回路從USB接收晶片輸出的SPDIF或者I2S信號裏重建時鐘，不過異步模式下，這個時鐘與電腦的時鐘無關，而是輸入到USB接收晶片的本地時鐘。異步傳輸的意義也在於此，它並不能消除jitter，甚至也不能保證降低jitter，它只保證USB接收晶片的輸出jitter與輸入jitter無關。可以看看這個網站，蠻全的：http://www.thewelltemperedcomputer.com/KB/USB.html
我覺得相比換綫，USB Isolator的幫助是實實在在的，它濾除雜波，而且用更精准的bit clock重建信號，都有助於進一步降低誤碼率；更重要的是它把來自電腦的電源換作高精度穩壓源，要知道即使是獨立供電的桌上型DAC，USB接收部分依舊有可能是從USB總綫取電，網上這樣的信息不少，如果將USB接頭的電源綫屏蔽，即便是高階DAC，也有很多無法工作。
我有買Wyrd，但我聼不出它與電池供電的USB HUB之間的差別，也許我的系統不夠好。Wyrd的價錢是HUB的4倍，我覺得對於中階系統，未必值得推薦。另外提醒下有興趣購入Wyrd的朋友，Wyrd雖然用了外接的壁插電源，不過比較難改作電池供電，因爲它自帶的外接電源輸出是6伏交流，鎮流穩壓都做在綫路板上了。
如果你提到異步傳輸處理的方法與我上面提的是一樣的方法，那輸出的jitter與輸入jitter還是有關的，因為採用PLL鎖定原始信號時會有幾大元件:頻率比較器、低通濾波、壓控震盪器、除頻回授電路，以ESS 9018來說，低通濾波器可以設定帶寬，當帶寬設定的越寬( DPLL bandwidth=best)，可以容許輸入頻率的誤差越大而不導致錯誤(跟隨能力強)，但是缺點是源頭的jitter也會被帶到輸出結果，當帶寬設愈窄( DPLL bandwidth=lowest)，則輸出的jitter可以被抑制得更低，但是如果輸入頻率的jitter太大，則很可能會發生輸出頻率無法快速依輸入頻率變化導致錯誤(跟隨能力弱)，同樣的接收晶片內部的PLL也是有相同的問題，一般為了相容性，都不可能設得太窄，下面有個PLL Loss of lock的網址你參考看看https://www.altera.com.cn/support/support-resources/operation-and-testing/pll-and-clock-management/pll-loss-lock.html
還有另一個降低jitter的方式則是使用ASRC，但其實他也是建立在前端PLL抑制jitter良好的基礎下將剩下的jitter分散在昇頻後的補插點內，所以還是與源頭的jitter有關，你給的網站上有段也是指出"But there are posts on the Internet claiming that even in case of an async USB DAC what is happening upstream is still affecting sound quality."所以有人還是聽出在異步傳輸時源頭的差異喔
